Патенты
Устройство сбоеустойчивого разряда самосинхронного регистра хранения
Пат. 2 733 263 Российская Федерация, МПК H03K 3/00. Устройство сбоеустойчивого разряда самосинхронного регистра хранения. Соколов Игорь Анатольевич, Захаров Виктор Николаевич, Степченков Юрий Афанасьевич, Дьяченко Юрий Георгиевич: заявитель и патентообладатель Федеральное государственное учреждение «Федеральный исследовательский центр «Информатика и управление» Российской академии наук» (ФИЦ ИУ РАН). ‑ № 2020109846; опубл. 01.10.2020, Бюл. № 28.
Реферат: Изобретение относится к импульсной и вычислительной технике и может использоваться при построении самосинхронных регистровых и вычислительных устройств, систем цифровой обработки информации. Технический результат — повышение сбоеустойчивости устройства разряда самосинхронного регистра хранения с нулевым или единичным спейсером. Устройство построено на основе С-элементов за счет встраивания в С-элемент дополнительного р-МОП или n-МОП транзистора, управляемого инверсным выходом другого С-элемента этого же разряда регистра, и использования элемента «равнозначность» или «неравнозначность» в качестве индикаторного элемента разряда регистра хранения, при этом в схеме устройства разряда самосинхронного регистра хранения, содержащей индикаторный элемент 2ИЛИ-НЕ или 2И-НЕ, парафазный информационный вход, вход управления, парафазный информационный выход и индикаторный выход, используются трехвходовые С-элементы, имеющие два выхода, третий вход одного С-элемента соединен со вторым выходом другого С-элемента и наоборот. 4 з.п. ф-лы, 5 ил.
Устройство сбоеустойчивого разряда самосинхронного регистра хранения
Пат. 2 725 778 Российская Федерация, МПК H03K 3/00. Устройство сбоеустойчивого разряда самосинхронного регистра хранения. Соколов Игорь Анатольевич, Захаров Виктор Николаевич, Степченков Юрий Афанасьевич, Дьяченко Юрий Георгиевич: заявитель и патентообладатель Федеральное государственное учреждение «Федеральный исследовательский центр «Информатика и управление» Российской академии наук» (ФИЦ ИУ РАН). ‑ № 2019142821; опубл. 06.07.2020, Бюл. № 19.
Реферат: Устройство сбоеустойчивого разряда самосинхронного регистра хранения относится к импульсной и вычислительной технике и может использоваться при построении самосинхронных регистровых и вычислительных устройств, систем цифровой обработки информации. Технический результат — повышение надежности и сбоеустойчивости разряда самосинхронного регистра хранения за счет блокирования входов разряда регистра сразу после успешной записи в него новой информации в рабочей фазе и индикации состояния, противоположного спейсеру, как спейсерного. Он достигается тем, что в схему, содержащую два двухвходовых гистерезисных триггера (Г-триггера), двухвходовой индикаторный элемент, парафазный информационный вход, вход управления, парафазный информационный выход и индикаторный выход, введены второй выход индикаторного элемента и третьи входы в первый и второй Г-триггеры, подключенные ко второму выходу индикаторного элемента разряда регистра. 2 з.п. ф-лы, 3 ил.
Сбоеустойчивый самосинхронный однотактный RS-триггер с единичным спейсером
Пат. 2 725 781 Российская Федерация, МПК H03K 3/00. Сбоеустойчивый самосинхронный однотактный RS-триггер с единичным спейсером. Степченков Юрий Афанасьевич, Дьяченко Юрий Георгиевич, Дьяченко Денис Юрьевич, Степченков Дмитрий Юрьевич, Шикунов Юрий Игоревич: заявитель и патентообладатель Федеральное государственное учреждение «Федеральный исследовательский центр «Информатика и управление» Российской академии наук» (ФИЦ ИУ РАН). ‑ № 2019142821; опубл. 06.07.2020, Бюл. № 19.
Реферат: Изобретение предназначено для построения сбоеустойчивых самосинхронных триггерных, регистровых и вычислительных устройств, систем цифровой обработки информации. Технический результат заключается в обеспечении самосинхронной работы триггера посредством реализации индицируемости всех его элементов. В схему триггера, содержащую восемь КМОП транзисторов n-типа, восемь КМОП транзисторов р-типа, два парафазных информационных входа с единичным спейсером и два бифазных информационных выхода, введены два элемента ИЛИ-И-НЕ, гистерезисный триггер и индикаторный выход, парафазные входы и бифазные выходы RS-триггера подключены к входам элементов ИЛИ-И-НЕ, выходы которых соединены с входами гистерезисного триггера, чей выход подключен к индикаторному выходу RS-триггера.
Сбоеустойчивый самосинхронный однотактный RS-триггер с нулевым спейсером
Пат. 2 725 780 Российская Федерация, МПК H03K 3/00. Сбоеустойчивый самосинхронный однотактный RS-триггер с нулевым спейсером. Степченков Юрий Афанасьевич, Дьяченко Юрий Георгиевич, Морозов Николай Викторович, Орлов Георгий Александрович , Хилько Дмитрий Владимирович: заявитель и патентообладатель Федеральное государственное учреждение «Федеральный исследовательский центр «Информатика и управление» Российской академии наук» (ФИЦ ИУ РАН). ‑ № 2019142820; опубл. 06.07.2020, Бюл. № 19.
Реферат: Изобретение относится к импульсной и вычислительной технике и предназначено для построения самосинхронных триггерных, регистровых и вычислительных устройств, систем цифровой обработки информации. Технический результат заключается в обеспечении самосинхронной работы RS-триггера с нулевым спейсером и предотвращении его переключения в некорректное рабочее состояние из-за одиночного логического сбоя. Данная задача решается посредством реализации индицируемости всех элементов триггера, а именно: в схему, содержащую восемь КМОП транзисторов n-типа, восемь КМОП транзисторов p-типа, два парафазных информационных входа с нулевым спейсером и два бифазных информационных выхода, введены два элемента И-ИЛИ-НЕ, гистерезисный триггер и индикаторный выход, парафазные входы и бифазные выходы RS-триггера подключены к входам элементов И-ИЛИ-НЕ, выходы которых соединены с входами гистерезисного триггера, чей выход подключен к индикаторному выходу RS-триггера. 1 ил.
Формирователь парафазного сигнала с единичным спейсером
Пат. 2 718 220 Российская Федерация, МПК H03K 3/00. Формирователь парафазного сигнала с единичным спейсером. Зацаринный Александр Алексеевич, Козлов Сергей Витальевич, Степченков Юрий Афанасьевич, Дьяченко Юрий Георгиевич: заявитель и патентообладатель Федеральное государственное учреждение «Федеральный исследовательский центр «Информатика и управление» Российской академии наук» (ФИЦ ИУ РАН). ‑ № 2019140931; опубл. 31.03.2020, Бюл. № 10.
Реферат: Изобретение относится к импульсной и вычислительной технике и может использоваться при построении самосинхронных комбинационных, триггерных, регистровых и вычислительных устройств, систем цифровой обработки информации. Технический результат — сокращение сложности реализации формирователя парафазного сигнала с единичным спейсером при обеспечении самосинхронности его работы с самосинхронным окружением с более высоким быстродействием. Поставленная цель достигается тем, что в схему, содержащую инвертор, элемент И-ИЛИ-НЕ, элемент И-НЕ, информационный унарный вход, вход управления, парафазный информационный выход с единичным спейсером и индикаторный выход, введены два элемента ИЛИ-И-НЕ, вход и выход инвертора подключены к входам первой группы входов И элемента И-ИЛИ-НЕ, а индикаторный выход подключен к первым входам первых групп входов ИЛИ элементов ИЛИ-И-НЕ. 1 ил.
Формирователь парафазного сигнала с нулевым спейсером
Пат. 2 718 221 Российская Федерация, МПК H03K 3/00. Формирователь парафазного сигнала с нулевым спейсером. Степченков Юрий Афанасьевич, Дьяченко Юрий Георгиевич, Рождественский Юрий Владимирович, Плеханов Леонид Петрович, : заявитель и патентообладатель Федеральное государственное учреждение «Федеральный исследовательский центр «Информатика и управление» Российской академии наук» (ФИЦ ИУ РАН). ‑ № 2019140932; опубл. 31.03.2020, Бюл. № 10.
Реферат: Изобретение относится к импульсной и вычислительной технике. Технический результат — сокращение сложности реализации формирователя парафазного сигнала с нулевым спейсером при сохранении самосинхронности его работы с самосинхронным окружением с более высоким быстродействием. Он достигается тем, что в схему, содержащую инвертор, элемент ИЛИ-И-НЕ, элемент ИЛИ-НЕ, информационный унарный вход, вход управления, парафазный информационный выход и индикаторный выход, введены два элемента И-ИЛИ-НЕ, вход и выход инвертора подключены к входам первой группы входов ИЛИ элемента ИЛИ-И-НЕ, а индикаторный выход подключен к первым входам первых групп входов И элементов И-ИЛИ-НЕ.
Самосинхронный динамический двухтактный D-триггер с единичным спейсером
Пат. 2 693 321 Российская Федерация, МПК H03K 3/00. Самосинхронный динамический двухтактный D-триггер с единичным спейсером. Степченков Юрий Афанасьевич, Дьяченко Юрий Георгиевич, Морозов Николай Викторович, Орлов Георгий Александрович: заявитель и патентообладатель Федеральное государственное учреждение «Федеральный исследовательский центр «Информатика и управление» Российской академии наук» (ФИЦ ИУ РАН). ‑ № 2018141053; опубл. 02.07.2019, Бюл. № 19.
Реферат: Изобретение относится к импульсной и вычислительной технике и может использоваться при построении самосинхронных триггерных, регистровых и вычислительных устройств, систем цифровой обработки информации. Технический результат заключается в ускорении взаимодействия D-триггера с источником его информационного входа за счет сокращения времени, в течение которого состояние информационного входа D-триггера не должно изменяться после появления высокого уровня на его входе управления. Заявленный результат достигается тем, что в схему, содержащую один инвертор, четыре элемента ИЛИ-И-НЕ и два элемента И-ИЛИ-НЕ, введены второй инвертор, пятый элемент ИЛИ-И-НЕ, гистерезисный триггер и дополнительные входы во второй, третий и четвертый элементы ИЛИ-И-НЕ для реализации обратных связей с выходом гистерезисного триггера, объединяющего выходы четвертого и пятого элементов ИЛИ-И-НЕ, и выходом инвертора, вход которого подключен к выходу гистерезисного триггера. 4 ил.
Самосинхронный динамический однотактный D-триггер с нулевым спейсером
Пат. 2 693 320 Российская Федерация, МПК H03K 3/00. Самосинхронный динамический однотактный D-триггер с нулевым спейсером. Степченков Юрий Афанасьевич, Дьяченко Юрий Георгиевич, Рождественский Юрий Владимирович, Плеханов Леонид Петрович; заявитель и патентообладатель Федеральное государственное учреждение «Федеральный исследовательский центр «Информатика и управление» Российской академии наук» (ФИЦ ИУ РАН). ‑ № 2018141052; опубл. 02.07.2019, Бюл. № 19.
Реферат: Изобретение относится к импульсной и вычислительной технике и может использоваться при построении самосинхронных триггерных, регистровых и вычислительных устройств, систем цифровой обработки информации. Технический результат заключается в ускорении взаимодействия D-триггера с источником его информационного входа за счет сокращения времени, в течение которого состояние информационного входа D-триггера не должно изменяться после появления высокого уровня на его входе управления. Для этого комбинационный индикаторный выход в самосинхронном однотактном D-триггере с нулевым спейсером преобразуется в последовательный индикаторный выход (выход с памятью). Это преобразование реализуется введением дополнительного элемента НЕ между комбинационной частью индикаторного элемента и его внешним выводом и введением двух дополнительных связей. Первая связь обеспечивает подключение комбинационного индикаторного выхода к дополнительным входам триггера (бистабильной ячейке). Вторая связь обеспечивает подключение дополнительного элемента НЕ к дополнительным входам индикаторного элемента, что переводит его из комбинационного класса в последовательный класс. 4 ил.
Самосинхронный динамический двухтактный D-триггер с единичным спейсером
Пат. 2 693 319 Российская Федерация, МПК H03K 3/00. Самосинхронный динамический двухтактный D-триггер с единичным спейсером. Степченков Юрий Афанасьевич, Дьяченко Юрий Георгиевич, Хилько Дмитрий Владимирович. Дьяченко Денис Юрьевич, Степченков Дмитрий Юрьевич; заявитель и патентообладатель Федеральное государственное учреждение «Федеральный исследовательский центр «Информатика и управление» Российской академии наук» (ФИЦ ИУ РАН). ‑ № 2018141051; опубл. 02.07.2019, Бюл. № 19.
Реферат: Изобретение относится к импульсной и вычислительной технике и может использоваться при построении самосинхронных триггерных, регистровых и вычислительных устройств, систем цифровой обработки информации. Технический результат заключается в ускорении взаимодействия D-триггера с источником его информационного входа за счет сокращения времени, в течение которого состояние информационного входа D-триггера не должно изменяться после появления низкого уровня на его входе управления. Для этого комбинационный индикаторный выход в самосинхронном двухтактном D-триггере с единичным спейсером преобразуется в последовательностный индикаторный выход (выход с памятью). Это преобразование реализуется введением дополнительного элемента НЕ между комбинационной частью индикаторного элемента и его внешним выводом и введением двух дополнительных связей. Первая связь обеспечивает подключение комбинационного индикаторного выхода к дополнительным входам первой ступени двухтактного триггера, что гарантирует невосприимчивость триггера к изменению состояния компонентов информационного входа. Вторая связь обеспечивает подключение дополнительного элемента НЕ к дополнительным входам индикаторного элемента, что переводит его из комбинационного класса в последовательностный класс. 4 ил.
Самосинхронный динамический однотактный D-триггер с единичным спейсером
Пат. 2 693 318 Российская Федерация, МПК H03K 3/00. Самосинхронный динамический однотактный D-триггер с единичным спейсером. Соколов Игорь Анатольевич, Захаров Виктор Николаевич, Степченков Юрий Афанасьевич, Дьяченко Юрий Георгиевич; заявитель и патентообладатель Федеральное государственное учреждение «Федеральный исследовательский центр «Информатика и управление» Российской академии наук» (ФИЦ ИУ РАН). ‑ № 2018141050; опубл. 02.07.2019, Бюл. № 19.
Реферат: Изобретение относится к импульсной и вычислительной технике. Технический результат заключается в ускорении взаимодействия D-триггера с источником его информационного входа за счет сокращения времени, в течение которого состояние информационного входа D-триггера не должно изменяться после появления низкого уровня на его входе управления. Для этого комбинационный индикаторный выход в самосинхронном однотактном D-триггере с единичным спейсером преобразуется в последовательностный индикаторный выход (выход с памятью). Это преобразование реализуется введением дополнительного элемента НЕ между комбинационной частью индикаторного элемента и его внешним выводом и введением двух дополнительных связей. Первая связь обеспечивает подключение комбинационного индикаторного выхода к дополнительным входам триггера (бистабильной ячейке), что гарантирует невосприимчивость триггера к изменению состояния компонентов информационного входа. Вторая связь обеспечивает подключение дополнительного элемента НЕ к дополнительным входам индикаторного элемента, что переводит его из комбинационного класса в последовательностный класс и гарантирует невосприимчивость индикаторного выхода к изменению состояния компонентов информационного входа. 4 ил.
Самосинхронный одноразрядный троичный сумматор
Пат. 2 666 890 Российская Федерация, МПК H03K 3/00. Самосинхронный одноразрядный троичный сумматор. Рождественский Юрий Владимирович, Степченков Юрий Афанасьевич, Дьяченко Юрий Георгиевич; заявитель и патентообладатель Федеральное государственное учреждение «Федеральный исследовательский центр «Информатика и управление» Российской академии наук» (ФИЦ ИУ РАН). ‑ № 2017144100; опубл. 12.09.2018, Бюл. № 26.
Реферат: Изобретение относится к импульсной и вычислительной технике и может использоваться при построении самосинхронных комбинационных и вычислительных устройств, систем цифровой обработки информации, в первую очередь — в качестве элементов первого каскада дерева Уоллеса умножителей. Техническим результатом является упрощение реализации и повышение быстродействия. Устройство содержит четыре элемента И-ИЛИ-НЕ, пять элементов ИЛИ-НЕ, элемент неравнозначности с парафазными входами и выходом, два элемента И-НЕ, два элемента ИЛИ-И-НЕ, два гистерезисных триггера, два элемента И, элемент И-ИЛИ, инвертор. 2 табл., 1 ил.
Преобразователь унарного сигнала в парафазный сигнал с нулевым спейсером
Пат. 2 664 004 Российская Федерация, МПК H03K 3/00. Преобразователь унарного сигнала в парафазный сигнал с нулевым спейсером. Плеханов Леонид Петрович, Степченков Юрий Афанасьевич, Дьяченко Юрий Георгиевич, Денисов Андрей Николаевич; заявитель и патентообладатель Федеральное государственное учреждение «Федеральный исследовательский центр «Информатика и управление» Российской академии наук» (ФИЦ ИУ РАН). ‑ № 2017105772; опубл. 14.08.2018, Бюл. № 23.
Реферат: Изобретение относится к импульсной и вычислительно технике. Технический результат — обеспечение самосинхронной реализации преобразователя унарного информационного сигнала в парафазный сигнал с нулевым спейсером. В схему, содержащую инвертор, элемент ИЛИ-И-НЕ, элемент ИЛИ-НЕ, информационный унарный вход, вход управления, парафазный информационный выход, введены второй инвертор, второй элемент ИЛИ-И-НЕ, выход инверсии входа управления и индикаторный выход, разрешающие изменение унарного входа сразу по окончании формирования рабочего состояния на парафазном выходе. 1 ил.
Преобразователь унарного сигнала в парафазный сигнал с единичным спейсером
Пат. 2 664 013 Российская Федерация, МПК H03K 3/00. Преобразователь унарного сигнала в парафазный сигнал с нулевым спейсером. Плеханов Леонид Петрович, Степченков Юрий Афанасьевич, Дьяченко Юрий Георгиевич, Денисов Андрей Николаевич; заявитель и патентообладатель Федеральное государственное учреждение «Федеральный исследовательский центр «Информатика и управление» Российской академии наук» (ФИЦ ИУ РАН). ‑ № 2017105773; опубл. 14.08.2018, Бюл. № 23.
Реферат: Изобретение относится к импульсной и вычислительной технике. Технический результат – обеспечение самосинхронной реализации преобразователя унарного информационного сигнала в парафазный сигнал с единичным спейсером. Поставленная цель достигается тем, что в преобразователь унарного сигнала в парафазный сигнал с единичным спейсером, который содержит два инвертора, два элемента И-ИЛИ-НЕ, элемент И-НЕ, информационный унарный вход, вход управления, парафазный информационный выход, введен выход инверсии входа управления. 1 ил
Пат. № 2 616 874 Российская Федерация, Гистерезисный триггер. Тюрин Сергей Феофентович, Каменских Антон Николаевич, Степченков Юрий Афанасьевич, Дьяченко Юрий Георгиевич; заявитель и патентообладатель Федеральное государственное учреждение «Федеральный исследовательский центр «Информатика и управление» Российской академии наук» (ФИЦ ИУ РАН). ‑ № 201512850108; опубл. 18.04.2017, Бюл. № 11.
Реферат: Изобретение относится к области автоматики и вычислительной техники. Технический результат — повышение надежности гистерезисного триггера, используемого в самосинхронных схемах для построения индикатора окончания в них переходных процессов за счет реализации отказо- и сбоеустойчивости; относительно отказов и сбоев транзисторов; относительно обрывов проводов входов-выходов; относительно отказов источника питания, а также за счет интегрированной отказо- и сбоеустойчивость относительно отказов и сбоев транзисторов, обрывов проводов входов-выходов и отказов источника питания. Поставленная цель достигается тем, что гистерезисный триггер содержит группы из транзисторов p-проводимости, группы из транзисторов n-проводимости, вход подключения шины «+» питания, вход подключения шины «Ноль вольт», резервный вход для подключения шины питания «+», резервный вход для подключения шины «Ноль вольт», три резервных входа для первого входа триггера и три резервных входа для второго входа триггера, три резервных выхода триггера. 4 н.п. ф-лы, 1 табл., 20 ил.
Самосинхронный одноразрядный троичный сумматор
Пат. 2 574 818 Российская Федерация, МПК H03K 3/00. Самосинхронный одноразрядный троичный сумматор. / Рождественский Юрий Владимирович, Степченков Юрий Афанасьевич, Бобков Сергей Геннадьевич, Дьяченко Юрий Георгиевич; заявитель и патентообладатель Федеральное государственное учреждение «Федеральный исследовательский центр «Информатика и управление» Российской академии наук» (ФИЦ ИУ РАН). ‑ № 2014141554/08; заявл. 15.10.14; опубл. 10.02.2016, Бюл. № 4.
Реферат: Изобретение относится к импульсной и вычислительной технике и может использоваться при построении самосинхронных комбинационных и вычислительных устройств, систем цифровой обработки информации. Технический результат заключается в обеспечении самосинхронной работы одноразрядного сумматора, характеризующегося отсутствием сквозного переноса при реализации на нем многоразрядного сумматора. Технический результат достигается за счет того, что в схему, содержащую два элемента И-НЕ и элемент неравнозначности, положительные и отрицательные компоненты двух слагаемых, прямой компонент первого входа переноса, прямой и инверсный компоненты второго входа переноса, прямой компонент первого выхода переноса, прямой и инверсный компоненты второго выхода переноса, положительный и отрицательный компоненты суммы, введены два элемента ИЛИ-И-ИЛИ-НЕ, два элемента ИЛИ-И-НЕ, пять элементов ИЛИ-НЕ, два элемента И-ИЛИ-НЕ, два элемента И, один элемент И-ИЛИ, два гистерезисных триггера, инвертор, нулевые компоненты входов слагаемых и выхода суммы, инверсный компонент первого входа переноса, инверсный компонент первого выхода переноса и индикаторный выход. 1 ил., 2 табл.
Формирователь парафазного сигнала с низким активным уровнем входа управления
Пат. 2 475 952 Российская Федерация, МПК H03K 3/037. Формирователь парафазного сигнала с низким активным уровнем входа управления / Степченков Ю.А., Дьяченко Ю.Г., Петрухин В.С., Волчек В.Н., Зеленов Р.А.; заявитель и патентообладатель ИПИ РАН. ‑ № 2011129015/08; заявл. 13.07.11; опубл. 20.02.2013, Бюл. № 5.
Реферат: Изобретение относится к области импульсной и вычислительной техники и может быть использовано при построении самосинхронных вычислительных устройств, систем цифровой обработки информации. Техническим результатом является обеспечение самосинхронной реализации формирования парафазного сигнала с низким активным уровнем входа управления, гарантирующей работоспособность устройства при любых задержках составляющих его элементов. Устройство содержит инвертор, элемент И- ИЛИ-НЕ, два элемента И-НЕ, выходы которых формируют парафазный информационный сигнал.
Формирователь парафазного сигнала с высоким активным уровнем входа управления
Пат. 2 469 470 Российская Федерация, МПК H03K 3/00. Формирователь парафазного сигнала с высоким активным уровнем входа управления / Степченков Ю.А., Дьяченко Ю.Г., Шнейдер А.Ю., Прокофьев А.А., Хилько Д.В.; заявитель и патентообладатель ИПИ РАН. ‑ № 2011129014/08; заявл. 13.07.11; опубл. 10.12.2012, Бюл. № 34.
Реферат: Изобретение относится к вычислительной технике. Технический результат заключается в обеспечении самосинхронной реализации формирователя парафазного сигнала с высоким активным уровнем входа управления, гарантирующей работоспособность формирователя при любых задержках составляющих его элементов. Формирователь парафазного сигнала с высоким активным уровнем входа управления, содержащий инвертор, элемент ИЛИ-И-НЕ, информационный унарный вход, подключенный к входу инвертора, управляющий вход, подключенный к входу второй группы входов ИЛИ элемента ИЛИ-И- НЕ, и две составляющие информационного выхода, вход инвертора соединен со вторым входом первой группы входов ИЛИ элемента ИЛИ-И-НЕ, выход инвертора подключен к первому входу первой группы входов ИЛИ элемента ИЛИ-И-НЕ, причем в схему введены два элемента ИЛИ-НЕ, первые входы первого и второго элементов ИЛИ-НЕ соединены с выходом и входом инвертора соответственно, вторые входы первого и второго элементов ИЛИ-НЕ подключены к выходу элемента ИЛИ-И-НЕ, а выходы первого и второго элементов ИЛИ-НЕ формируют парафазный сигнал и подключены к первой и второй составляющим информационного выхода формирователя соответственно.
Комбинированный Г-триггер с единичным спейсером
Пат. 2 434 318 Российская Федерация, МПК H03K 3/00. Комбинированный Г-триггер с единичным спейсером / Степченков Ю.А., Дьяченко Ю.Г., Плеханов Л.П., Петрухин В.С., Степченков Д.Ю.; заявитель и патентообладатель ИПИ РАН. ‑ № 2010111294/08; заявл. 25.03.10; опубл. 20.11.2011, Бюл. № 32.
Реферат: Изобретение относится к импульсной и вычислительной технике и может использоваться для индикации окончания переходных процессов при переключениях вычислительных устройств и систем цифровой обработки информации. Техническим результатом является обеспечение возможности индикации однофазных сигналов наряду с парафазными сигналами с единичным спейсером путем формирования выходного сигнала, переключающегося в состояние, идентичное состоянию входных сигналов. Комбинированный Г-триггер с единичным спейсером содержит n парафазных входов, комбинационный элемент с инверсией и выход, причем выход комбинационного элемента с инверсией подключен к выходу триггера, причем, в схему введены m однофазных входов и индикаторный элемент, выполняющий функцию: где P1, PB1, …, Рn, PBn — прямая и инверсная составляющие парафазных входов с первого по n-й соответственно, I1,…,Im — однофазные входы, G — выход Г-триггера, выход F индикаторного элемента соединен с входом комбинационного элемента с инверсией, и подключением его выхода ко входу комбинационного элемента с инверсией.
Самосинхронный RS-триггер с повышенной помехоустойчивостью (варианты)
Пат. 2 427 955 Российская Федерация, МПК H03K 3/037. Самосинхронный RS-триггер с повышенной помехоустойчивостью (варианты) / Соколов И.А., Степченков Ю.А., Дьяченко Ю.Г.; заявитель и патентообладатель ИПИ РАН. ‑ № 2009124990/08; заявл. 01.07.09; опубл. 27.08.2011, Бюл. № 24.
Реферат: Изобретение относится к импульсной и вычислительной технике и может использоваться при построении самосинхронных триггерных, регистровых и вычислительных устройств, систем цифровой обработки информации. Техническим результатом является повышение помехоустойчивости самосинхронного RS- триггера. Устройство содержит блок памяти, блок индикации окончания процессов переключения элементов в триггере, инверторы, блок пре-индикации, отслеживающий окончание переходных процессов в триггере вместе с блоком индикации.
Self-timed trigger with single-rail data input
Self-timed trigger with single-rail data input: США 04.12.2012 г. U.S.Patent № 8324938 / H03K 19/20 H03K 3/00 / Igor Anatollevich Sokolov, Yury Afanasievich Stephchenkov, Yury Georgievich Dyachenko; Assignee: Institute of Informatics Problems of The Russian Academy of Sciences (IPI RAN), Moscow ‑ US 2011/0121877 A1 May 26, 2011
Abstract: A self-timed implementation of single-stage and tWo-stage self-timed triggers With single-rail data input is provided. This is achieved by a circuit containing storage unit With element indicating transition termination, single-rail data input, control input, data output, and indication output, into Which a conversion unit is added Which converts single-rail data input and control input signals and has data input, control input, data output and control output. An additional feedback output alloWs for speeding-up transition of device, Which is a source of the single-rail data input of the trigger.
Self-timed RS-trigger with the enhanced noise immunity
Self-timed RS-trigger with the enhanced noise immunity: США 31.07.2012 г. U.S.Patent № 8232825 / H03K 3/037 / Igor Anatollevich Sokolov, Yury Afanasievich Stephchenkov, Yury Georgievich Dyachenko; Assignee: Institute of Informatics Problems of The Russian Academy of Sciences (IPI RAN), Moscow ‑ US 2011/0121877 A1 May 26, 2011
Abstract: The invention describes self-timed RS-trigger With the enhanced noise immunity. Declared effect is achieved due to that circuit containing storage unit (1), indication unit (2), paraphase data input (3, 4), paraphase data output (5, 6), and indication output (7), is modified by adding tWo inverters (8, 9) and preindication unit (10). Inverters increase output capability of the trigger’s paraphase data output and provide an electric isolation of the outputs of the storage unit from an external environment that leads to increasing immunity of the data stored in the trigger to influence of noises at signal Wires. The preindication unit provides the trigger’s indicatability.
Самосинхронный триггер с однофазным информационным входом
Пат. 2 405 246 Российская Федерация, МПК H03K 3/00. Самосинхронный триггер с однофазным информационным входом / Соколов И.А., Степченков Ю.А., Дьяченко Ю.Г.; заявитель и патентообладатель ИПИ РАН. ‑ № 2008114199/09; заявл. 15.04.08; опубл. 27.11.2010, Бюл. № 33.
Реферат: Изобретение относится к импульсной и вычислительной технике и может использоваться при построении самосинхронных триггерных, регистровых и вычислительных устройств. Достигаемый технический результат — обеспечение самосинхронной реализации триггера с однофазным информационным входом, гарантирующей работоспособность триггера при любых задержках составляющих его элементов. Самосинхронный триггер с однофазным информационным входом содержит блок хранения и блок конвертирования, выполненные на элементах И-ИЛИ-НЕ или ИЛИ-И-НЕ.
Двоичный самосинхронный счетчик с предустановкой
Пат. 2 392 735 Российская Федерация, МПК H03K 23/00. Двоичный самосинхронный счетчик с предустановкой / Степченков Ю.А., Плеханов Л.П., Дьяченко Ю.Г.; заявитель и патентообладатель ИПИ РАН. ‑ № 2008121461/09 ; заявл. 29.05.08; опубл. 20.06.2010, Бюл. № 17.
Реферат: Изобретение относится к импульсной и вычислительной технике и может использоваться при построении самосинхронных триггерных, регистровых и вычислительных устройств, систем цифровой обработки информации. Достигаемый технический результат — обеспечение самосинхронной предустановки счетчика в заданное состояние. Двоичный самосинхронный счетчик содержит n однотипных разрядов, схемы поразрядной индикации готовности входов начальной установки и окончания предустановки, выходы которых объединяются на гистерезисных триггерах, формирующих сигнал окончания предустановки в счетчике.
Однотактный самосинхронный RS–триггер с предустановкой и входом управления
Пат. 2 391 772 Российская Федерация, МПК H03K 3/00. Однотактный самосинхронный RS-триггер с предустановкой и входом управления / Степченков Ю.А., Дьяченко Ю.Г., Филин А.В., Морозов Н.В.; заявитель и патентообладатель ИПИ РАН. ‑ № 2008135091/09; заявл. 01.09.08; опубл. 10.06.2010, Бюл. № 16.
Реферат: Изобретение относится к импульсной и вычислительной технике и может использоваться при построении самосинхронных триггерных, регистровых и вычислительных устройств, систем цифровой обработки информации. Достигаемый технический результат — обеспечение реализации синхронной и самосинхронной предустановки в однотактном самосинхронном RS-триггере с парафазным информационным входом и входом управления. Однотактный самосинхронный RS- тригтер с предустановкой и входом управления содержит блок памяти и блок индикации. Устройство в зависимости от типа спейсера парафазного информационного входа выполнено на элементах И-ИЛИ-НЕ или ИЛИ- И-НЕ.
Двухтактный самосинхронный RS-триггер с предустановкой
Пат. 2 390 923 Российская Федерация, МПК H03K 3/00. Двухтактный самосинхронный RS-триггер с предустановкой / Степченков Ю.А., Дьяченко Ю.Г., Филин А.В., Морозов Н.В. ; заявитель и патентообладатель ИПИ РАН. ‑ № 2008135092/09 ; заявл. 01.09.08; опубл. 27.05.2010, Бюл. № 15.
Реферат: Изобретение относится к импульсной и вычислительной технике и может использоваться при построении самосинхронных триггерных, регистровых и вычислительных устройств, систем цифровой обработки информации. Достигаемый технический результат — обеспечение реализации синхронной и самосинхронной предустановки в двухтактном самосинхронном RS-триггере с парафазным информационным входом со спейсером. Устройство содержит блок памяти и блок индикации. Устройство в зависимости от типа спейсера парафазного информационного входа выполнено на элементах И-ИЛИ-НЕ или ИЛИ-И-НЕ.
Двухтактный самосинхронный RS-триггер с предустановкой и входом управления
Пат. 2 390 093 Российская Федерация, МПК H03K 3/00. Двухтактный самосинхронный RS-триггер с предустановкой и входом управления / Степченков Ю.А., Дьяченко Ю.Г., Захаров В.Н., Гринфельд Ф.И.; заявитель и патентообладатель ИПИ РАН. ‑ № 2008135093/09; заявл. 01.09.08; опубл. 20.05.2010, Бюл. № 14.
Реферат: Изобретение относится к импульсной и вычислительной технике и может использоваться при построении самосинхронных триггерных, регистровых и вычислительных устройств, систем цифровой обработки информации. Достигаемый технический результат — обеспечение реализации синхронной и самосинхронной предустановки в двухтактном самосинхронном RS-триггере с входом управления и парафазным информационным входом со спейсером. Устройство содержит блок памяти и блок индикации. Устройство в зависимости от типа спейсера парафазного информационного входа выполнено на элементах И-ИЛИ-НЕ или ИЛИ-И-НЕ.
Самосинхронный триггер для связи с удаленным приемником
Пат. 2 382 487 Российская Федерация, МПК H03K 3/00. Cамосинхронный триггер для связи с удаленным приемником / Плеханов Л.П., Степченков Ю.А., Денисов А.Н., Дьяченко Ю.Г., Филимоненко О.П.; заявитель и патентообладатель ИПИ РАН. ‑ № 2008137733/09; заявл. 23.09.08; опубл. 20.02.2010, Бюл. № 5.
Реферат: Изобретение относится к импульсной и вычислительной технике и может использоваться при построении самосинхронных триггерных, регистровых и вычислительных устройств, систем цифровой обработки информации. Достигаемый технический результат — обеспечение надежной связи самосинхронного триггера с удаленными приемниками информации. Самосинхронный триггер для связи с удаленным приемником содержит базовый самосинхронный триггер, который выполнен с n-входами, первым и вторым информационными выходами и индикаторным выходом, блок формирования спейсера, снабженный входом управления, соединенным с индикаторным выходом триггера, и первым и вторым выходами, подключенными к первой и второй составляющим парафазного со спейсером информационного выхода триггера соответственно. При этом блок формирования спейсера выполнен на элементах ИЛИ-НЕ или И-НЕ.
Пат. 2 371 842 Российская Федерация, МПК H03K 3/00. Г-триггер / Степченков Ю.А., Дьяченко Ю.Г., Денисов А.Н., Фомин Ю.П.; заявитель и патентообладатель ИПИ РАН. ‑ № 2007142218/09; заявл. 15.11.07; опубл. 27.10.2009, Бюл. № 30.
Реферат: Изобретение относится к импульсной и вычислительной технике и может использоваться при построении самосинхронных вычислительных устройств и систем цифровой обработки информации. Техническим результатом изобретения является повышение быстродействия. Этот результат достигается за счет подключения стоков транзисторов р- и n-типа, управляемых сигналом с выхода Г-триггера, ко входу выходного инвертора и добавления блоков разрешения хранения низкого и высокого уровня на выходе триггера, коммутирующих истоки указанных транзисторов р- и n-типа с шинами питания и общей. Замена выходного инвертора элементом ИЛИ-НЕ или И-НЕ позволяет реализовать установку нуля или единицы соответственно на выходе триггера.
Комбинированный Г-триггер с нулевым спейсером
Пат. 2 368 068 Российская Федерация, МПК H03K 3/00. Комбинированный Г-триггер с нулевым спейсером / Дьяченко Ю.Г., Степченков Ю.А., Морозов Н.В., Рождественский Ю.В.; заявитель и патентообладатель ИПИ РАН. ‑ № 2007142219/09; заявл. 15.11.07; опубл. 20.09.2009, Бюл. № 26.
Реферат: Изобретение относится к импульсной и вычислительной технике и может использоваться при построении самосинхронных вычислительных устройств и систем цифровой обработки информации. Техническим результатом изобретения является возможность обеспечения индикации парафазных сигналов с нулевым спейсером наряду с инфазными. Этот результат достигается за счет введения в схему элемента ИЛИ-И-ИЛИ-НЕ и подключения парафазного и инфазного входов триггера к входам групп входов ИЛИ данного элемента.
Г-триггер с парафазными входами с нулевым спейсером
Пат. 2 366 081 Российская Федерация, МПК H03K 3/353. Г-триггер с парафазными входами с нулевым спейсером / Дьяченко Ю.Г., Степченков Ю.А., Гринфельд Ф.И. ; заявитель и патентообладатель ИПИ РАН. ‑ № 200714222/09; заявл. 15.11.07; опубл. 27.08.2009, Бюл. № 24.
Реферат: Изобретение относится к импульсной и вычислительной технике и может использоваться для индикации окончания переходных процессов при переключении узлов вычислительных устройств и систем цифровой обработки информации. Техническим результатом изобретения является обеспечение индикации парафазных сигналов с нулевым спейсером. Этот результат достигается введением в схему элемента ИЛИ-И-НЕ и попарным подключением прямой и инверсной составляющих парафазных входов к соответствующим группам входов элемента ИЛИ-И-НЕ. Замена инвертора на выходе элементом ИЛИ-НЕ, И-НЕ, ИЛИ-И-НЕ или И-ИЛИ-НЕ позволяет реализовать установку нуля и единицы соответственно на выходе триггера.
Самосинхронный двухтактный D–триггер с низким активным уровнем сигнала управления
Пат. 2 366 080 Российская Федерация, МПК H03K 3/00. Самосинхронный двухтактный D-триггер с низким активным уровнем сигнала управления / Степченков Ю.А., Дьяченко Ю.Г., Рождественскене А.В., Морозов Н.В., Петрухин В.С.; заявитель и патентообладатель ИПИ РАН. ‑ № 2007141586/09; заявл. 12.11.07; опубл. 27.08.2009, Бюл. № 24.
Реферат: Изобретение относится к вычислительной технике и может использоваться при построении самосинхронных триггерных, регистровых и вычислительных устройств, систем цифровой обработки информации. Техническим результатом изобретения является обеспечение самосинхронной реализации двухтактного D-триггера с низким активным уровнем сигнала управления, однофазным кодированием информационного входа и парафазным кодированием информационного выхода. Этот результат достигается тем, что в схему, содержащую три элемента И-ИЛИ-НЕ, информационный вход, управляющий вход, прямой и инверсный информационные выходы и индикаторный выход, введены еще один элемент И-ИЛИ-НЕ, инвертор, два элемента ИЛИ-И-НЕ.
Самосинхронный двухтактный D–триггер с высоким активным уровнем сигнала управления
Пат. 2 365 031 Российская Федерация, МПК H03K 3/00. Самосинхронный двухтактный D-триггер с высоким активным уровнем сигнала управления / Степченков Ю.А., Дьяченко Ю.Г., Плеханов Л.П., Гринфельд Ф.И., Степченков Д.Ю.; заявитель и патентообладатель ИПИ РАН. ‑ № 2007141585/09; заявл. 12.11.07; опубл. 20.08.2009, Бюл. № 23.
Реферат: Изобретение относится к импульсной и вычислительной технике и может использоваться при построении самосинхронных триггерных, регистровых и вычислительных устройств, систем цифровой обработки информации. Техническим результатом изобретения является обеспечение самосинхронной реализации двухтактного D-триггера с высоким активным уровнем сигнала управления, однофазным кодированием информационного входа и парафазным кодированием информационного выхода. Этот результат достигается тем, что в схему, содержащую два элемента И-ИЛИ-НЕ, информационный вход, управляющий вход, прямой и инверсный информационные выходы и индикаторный выход, введены инвертор и четыре элемента ИЛИ-И-НЕ.
Самосинхронный однотактный D–триггер с низким активным уровнем сигнала управления
Пат. 2 362 267 Российская Федерация, МПК H03K 3/00. Самосинхронный однотактный D-триггер с низким активным уровнем сигнала управления / Степченков Ю.А., Дьяченко Ю.Г., Рождественский Ю.В., Филин А.В.; заявитель и патентообладатель ИПИ РАН. ‑ № 2007141584/09; заявл. 12.11.07; опубл. 20.07.2009, Бюл. № 20.
Реферат: Изобретение относится к вычислительной технике и может использоваться при построении самосинхронных триггерных, регистровых и вычислительных устройств, систем цифровой обработки информации. Техническим результатом изобретения является обеспечение самосинхронной реализации однотактного D-триггера с однофазным кодированием информационного входа, низким активным уровнем сигнала управления и парафазным кодированием информационного выхода. Этот результат достигается тем, что в схему, содержащую бистабильную ячейку, информационный вход, управляющий вход, прямой и инверсный информационные выходы и индикаторный выход, введены еще один элемент И-ИЛИ-НЕ и инвертор.
Самосинхронный однотактный D–триггер с высоким активным уровнем сигнала управления
Пат. 2 362 266 Российская Федерация, МПК H03K 3/00. Самосинхронный однократный D-триггер с высоким активным уровнем сигнала управления / Соколов И.А., Степченков Ю.А., Дьяченко Ю.Г., Захаров В.Н.; заявитель и патентообладатель ИПИ РАН. ‑ № 2007141583/09; заявл. 12.11.07; опубл. 20.07.2009, Бюл. № 20.
Реферат: Изобретение относится к импульсной и вычислительной технике и может использоваться при построении самосинхронных триггерных, регистровых и вычислительных устройств, систем цифровой обработки сигналов. Техническим результатом изобретения является обеспечение самосинхронной реализации однотактного D-триггера с однофазным кодированием информационного входа, с высоким активным уровнем сигнала управления и парафазным кодированием информационного выхода. Этот результат достигается тем, что в схему, содержащую бистабильную ячейку, индикаторный элемент, информационный вход, управляющий вход, прямой и инверсный информационные выходы и индикаторный выход, введены еще один элемент ИЛИ-И-НЕ и инвертор.
Пат. 2 361 359 Российская Федерация, МПК H03K 3/00. Самосинхронный D-триггер / Степченков Ю.А., Дьяченко Ю.Г., Захаров В.Н., Гринфельд Ф.И., Степченков Д.Ю.; заявитель и патентообладатель ИПИ РАН. ‑ № 2007137779/09; заявл. 12.10.07; опубл. 10.07.2009, Бюл. № 19.
Реферат: Изобретение относится к импульсной и вычислительной технике и может быть использовано при построении самосинхронных триггерных, регистровых и вычислительных устройств, систем цифровой обработки информации. Техническим результатом изобретения является обеспечение самосинхронности D-триггера с однофазным кодированием информационного входа и парафазным кодированием информационного выхода. Этот результат достигается тем, что в схему, содержащую два однотактных триггера, введены инверторы на входах: информационном и управляющем, а также добавлено устройство индикации окончания переходных процессов в триггере, реализованное на трех элементах И-ИЛИ-НЕ, элементе ИЛИ-НЕ и инверторе.
Разряд самосинхронного регистра сдвига
Пат. 2 319 232 Российская Федерация, МПК G11C 19/00. Разряд самосинхронного регистра сдвига / Степченков Ю.А., Дьяченко Ю.Г., Рождественский Ю.В., Рождественскене А.В.; заявитель и патентообладатель ИПИ РАН. ‑ № 2006128928/09; заявл. 09.08.06; опубл. 10.03.2008, Бюл. № 7.
Реферат: Изобретение относится к импульсной и вычислительной технике и может использоваться при построении самосинхронных триггерных, регистровых и вычислительных устройств, систем цифровой обработки информации. Техническим результатом является упрощение реализации разряда самосинхронного регистра сдвига. Указанный технический результат достигается тем, что в схему, содержащую два элемента И-ИЛИ-НЕ, прямой и инверсный информационные входы и прямой и инверсный информационный выходы, введены два управляющих входа, индикаторный выход, выход разрешения сдвига, инвертор, три элемента ИЛИ-И-НЕ и новые конструктивные связи.
D-Триггер с самосинхронной предустановкой
Пат. 2 319 297 Российская Федерация, МПК H03K 3/037. D-триггер с самосинхронной предустановкой / Степченков Ю.А., Дьяченко Ю.Г., Рождественский Ю.В., Филин А.В.; заявитель и патентообладатель ИПИ РАН. ‑ № 2006128929/09; заявл. 09.08.06; опубл. 10.03.2008, Бюл. № 7.
Реферат: Изобретение относится к импульсной и вычислительной технике и может использоваться при построении самосинхронных триггерных, регистровых и вычислительных устройств, систем цифровой обработки информации. Техническим результатом является обеспечение самосинхронной реализации D-триггера с предустановкой с произвольной дисциплиной кодирования информационного входа: парафазной или бифазной. Указанный технический результат достигается тем, что в схему введены входы управляющий и разрешения установки, два инвертора, три элемента ИЛИ-И-НЕ и новые конструктивные связи.