

УСТОЙЧИВОСТЬ САМОСИНХРОННОГО КОНВЕЙЕРА К ЛОГИЧЕСКИМ СБОЯМ В КОМБИНАЦИОННОЙ ЧАСТИ*

*Ю. А. Степченков¹, Ю. Г. Дьяченко², Ю. В. Рождественский³,
Н. В. Морозов⁴, Д. Ю. Степченков⁵, Д. Ю. Дьяченко⁶*

Аннотация: Оценивается вероятность повреждения данных в самосинхронных (СС) схемах, изготовленных по КМДП-технологии с проектными нормами 65 нм и ниже, из-за кратковременных логических сбоев (ЛС) в комбинационной части ступени СС-конвейера, вызванных внешними и внутренними факторами. Выявлены ситуации, способные привести к порче данных в конвейере из-за ЛС. Определен уровень естественной защищенности СС-конвейера от ЛС в его комбинационной части благодаря свойствам СС-схем (84,4% в наихудшем случае). Предложенные приемы топологического синтеза повышают сбоестойчивость СС-конвейера до 85,6% от всех ЛС. Индикация состояния парофазного сигнала, инверсного по отношению к его спейсеру, как спейсера обеспечивает иммунность СС-конвейера к 98,6% одиночных ЛС за счет увеличения его аппаратных затрат всего на 1%.

Ключевые слова: самосинхронная схема; сбоестойчивость; конвейер

DOI: 10.14357/08696527200305

1 Введение

Проблема защиты цифровых микросхем, изготовленных по КМДП-технологии, от неблагоприятных факторов по важности стоит в одном ряду с проблемами снижения их энергопотребления и повышения быстродействия.

Долговременные эффекты связаны с накопленной дозой радиоактивного излучения. Они приводят к деградации параметров всех компонентов схемы

* Исследование выполнено при поддержке Министерства науки и высшего образования Российской Федерации, проект № 075-15-2020-799.

¹Федеральный исследовательский центр «Информатика и управление» Российской академии наук, YStepchenkov@ipiran.ru

²Федеральный исследовательский центр «Информатика и управление» Российской академии наук, diaura@mail.ru

³Федеральный исследовательский центр «Информатика и управление» Российской академии наук, YRogdest@ipiran.ru

⁴Федеральный исследовательский центр «Информатика и управление» Российской академии наук, NMorozov@ipiran.ru

⁵Федеральный исследовательский центр «Информатика и управление» Российской академии наук, stepchenkov@mail.ru

⁶Федеральный исследовательский центр «Информатика и управление» Российской академии наук, diaden87@gmail.com

и одинаково влияют на работоспособность синхронных и СС-схем. Кратковременные эффекты связаны с воздействием одиночных событий, например ядерной частицы, электромагнитного импульса и т. д. [1].

Самосинхронные схемы [2] менее чувствительны к кратковременным ЛС, чем их синхронные аналоги, благодаря запрос-ответному взаимодействию между частями схемы и строгому контролю окончания всех переключений в схеме, инициированных набором ее входов в текущей фазе.

В работе [3] были рассмотрены физические причины появления ЛС в СС-схеме, обусловленные внешними и внутренними факторами, проанализированы и классифицированы их последствия.

В данной статье оценивается уровень устойчивости комбинационных СС-схем в составе конвейера к кратковременным ЛС, описанным в работе [3].

2 Вероятность распространения логических сбоев по самосинхронной схеме

Классификация ЛС в комбинационной СС-схеме, учитывающая их тип и время появления, показана на рис. 1. Она основана на классификации из [3], но учитывает только те ЛС, которые могут наблюдаться в КМДП-СС-схемах в технологии 65 нм и ниже. Практические СС-схемы имеют конвейерную структуру. Это обеспечивает максимальное быстродействие СС-схемы. Рассмотрим вероятность повреждения информации, обрабатываемой СС-конвейером, при появлении ЛС в комбинационной части его ступени, с учетом реализации регистра на Г-триггерах и индикации антиспейсера (АС) как спейсера.

Пусть для определенности СС-схема состоит из трех ступеней конвейера: Сx1–Сx3 (рис. 2). Комбинационная часть (КЧ, блок «Логика») ступени конвейера индицируется отдельно от регистра. Фазовые переходы регистра регулируются информационными выходами КЧ той же ступени и сигналом управления, формируемым Г-триггером на основе индикаторных выходов КЧ и регистра следующей ступени конвейера.





Рис. 1 Классификация ЛС в комбинационных СС-схемах: ПФС — парафазный со спейсером; КРС — корректное рабочее состояние; СРС — сбойное рабочее состояние; АС — антиспейсер

**Рис. 2** Схема СС-конвейера

В первом приближении вероятности появления любого из ЛС на рис. 1 во время рабочей и спейсерной фазы считаем примерно равными (0,125). Рассмотрим случаи появления ЛС в КЧ ступени 2, соответствующие классификации ЛС (см. рис. 1), и оценим вероятность распространения ошибочных данных в конвейере на рис. 2. Для простоты будем считать, что каждое из рассматриваемых ниже событий может наблюдаться с вероятностью 0,5.

2.1 Переключение парафазного со спейсером сигнала из корректного рабочего состояния в антиспейсер в рабочей фазе

Антиспейсер в рабочей фазе при его индикации как спейсера может испортить данные только при последовательном наблюдении следующих событий:

- АС попал на вход регистра ступени 2, т. е. от значения сбояного ПФС-сигнала зависит КРС на информационных выходах КЧ ступени 2;
- регистр ступени 2 успел записать КРС;
- вход управления регистра ступени Cx2 еще не переключился в спейсер, АС запишется в один или несколько разрядов регистра ступени Cx2;
- общий индикатор регистра ступени Cx2 успел перейти в рабочую фазу;
- индикатор КЧ ступени Cx2 успел зафиксировать переключение сбояного ПФС-сигнала в КРС и общий индикатор КЧ Cx2 перешел в рабочую фазу;
- регистр ступени Cx1 успел перейти в спейсер до окончания ЛС и замены АС сбояного ПФС-сигнала его КРС.

В результате сбойный ПФС-сигнал по окончании ЛС перейдет в спейсер и КРС не восстановится в регистре ступени 2. Суммарная вероятность порчи данных этим ЛС равна $P_{2.1} = 1/64$.

2.2 Переключение парафазного со спейсером сигнала из корректного рабочего состояния в антиспейсер в спейсерной фазе

Парафазный со спейсером сигнал еще не успел перейти из КРС в спейсер. Искажение данных возможно при последовательном наблюдении следующих событий:

- АС попал на вход регистра ступени Cx2;
- вход управления регистра ступени Cx2 еще не переключился в спейсер, АС запишется в один или несколько разрядов регистра ступени Cx2 вместо КРС;
- АС не замаскировался логикой КЧ ступени Cx3;
- АС записался в регистр ступени Cx3;
- АС в регистре ступени Cx3 повлиял на работу следующей ступени.

Тогда суммарная вероятность порчи данных этим ЛС равна $P_{2.2} = 1/32$.

2.3 Переключение паразфазного со спейсером сигнала из корректного рабочего состояния в спейсер в рабочей фазе

Спейсер, сменивший КРС в рабочей фазе из-за ЛС, не может испортить обрабатываемые данные. Если регистр ступени Cx2 еще не успел записать КРС, то сбойный спейсер не изменит его состояния, но не позволит ему переключиться в рабочую фазу и вызовет приостановку конвейера до окончания ЛС. Если регистр ступени Cx2 уже успел записать КРС, то сбойный спейсер не изменит его состояния и не помешает ему перейти в рабочую фазу.

2.4 Переключение паразфазного со спейсером сигнала из корректного рабочего состояния в спейсер в спейсерной фазе

Паразфазный со спейсером сигнал не успел перейти из КРС в спейсер. Он ни при каких условиях не испортит данные в конвейере и не приведет к его «зависанию».

2.5 Переключение паразфазного со спейсером сигнала из спейсера в антиспейсер в рабочей фазе

Паразфазный со спейсером сигнал не успел перейти из спейсера в КРС. В этом случае физическая причина ЛС изменила состояние обеих частей ПФС-сигнала, из-за чего он не сможет перейти в новое КРС до окончания ЛС. Антиспейсер индицируется как спейсер, поэтому общий индикатор КЧ ступени Cx2 не переключится в рабочую фазу до окончания ЛС и не разрешит регистру ступени Cx1 переключиться в спейсер. Конвейер приостановится, но обрабатываемые данные не испортятся.

2.6 Переключение паразфазного со спейсером сигнала из спейсера в антиспейсер в спейсерной фазе

Паразфазный со спейсером сигнал уже перешел из КРС в спейсер. Но АС индицируется как спейсер, поэтому ситуация не опасная.

2.7 Переключение парафазного со спейсером сигнала из спейсера в сбойное рабочее состояние в рабочей фазе

Появившееся из-за ЛС рабочее состояние не совпадает с ожидаемым КРС. Поскольку причина ЛС не может повлиять на обе части ПФС-сигнала биполярно [3], под влиянием КРС входов сбойный ПФС-сигнал перейдет в АС. Искашение данных возможно при наблюдении следующих событий:

- СРС попал на вход регистра ступени Cx2;
- регистр ступени Cx2 успел записать СРС до появления на его входах АС;
- общий индикатор регистра ступени Cx2 успел перейти в рабочую фазу;
- общий индикатор КЧ ступени Cx2 успел перейти в рабочую фазу до появления АС вместо СРС на сбое ПФС-сигнале;
- регистр ступени Cx1 успел перейти в спейсер до окончания ЛС и замены АС состояния сбояного ПФС-сигнала КРС.

В результате сбойный ПФС-сигнал по окончании ЛС перейдет в спейсер и КРС не восстановится в регистре ступени Cx2. Суммарная вероятность порчи данных или останова конвейера из-за этого ЛС равна $P_{2.7} = 1/32$.

2.8 Переключение парафазного со спейсером сигнала из спейсера в сбойное рабочее состояние в спейсерной фазе

Сбойное рабочее состояние ПФС-сигнала не совпадает с предыдущим КРС. Искашение данных возможно при последовательном наблюдении следующих событий:

- СРС попал на выход КЧ ступени Cx2;
- вход управления регистра ступени Cx2 еще разрешает запись в регистр, КРС в разряде регистра Cx2 заменится АС;
- АС попал на выход КЧ ступени Cx3;
- вход управления регистра ступени Cx3 разрешает запись АС в регистр Cx3;
- АС в регистре ступени Cx3 повлиял на работу следующей ступени.

Суммарная вероятность порчи данных или останова конвейера из-за этого ЛС равна $P_{2.8} = 1/32$.

Суммарная вероятность того, что одиночный ЛС в КЧ ступени конвейера, регистр в которой построен на обычных Г-триггерах, станет критическим и приведет к порче данных в конвейере или его останову, равна

$$P_{\Sigma} = 0,125(P_{2.1} + P_{2.2} + P_{2.7} + P_{2.8}) = 0,125 \left(\frac{1}{64} + \frac{1}{32} + \frac{1}{32} + \frac{1}{32} \right) \approx 0,014.$$

Таким образом, комбинационные КМДП-СС-схемы в качестве КЧ ступеней СС-конвейера, выходные регистры которых реализованы на Г-триггерах

с элементом «равнозначность» в качестве индикатора, не чувствительны к 98,6% одиночных ЛС. Анализ показывает, что без индикации АС как спейсера комбинационные СС-схемы устойчивы к 85,6% кратковременных ЛС, классифицированных на рис. 1. При несоблюдении указанных в [3] правил топологического проектирования устойчивость комбинационных СС-схем в составе СС-конвейера ухудшается до уровня 84,4%.

3 Заключение

Благодаря двухфазной дисциплине работы, ПФС-кодированию информационных сигналов, строгой индикации окончания инициированных переключений всех элементов схемы в текущей фазе и запрос-ответному взаимодействию СС-схемы обладают естественной устойчивостью к 84,4% одиночных ЛС, вызванных внешними и внутренними источниками.

Предложенные методы — схемотехнический (индикация состояния ПФС-сигнала, противоположного его спейсеру) и топологический (размещение компонентов и трасс ПФС-сигналов в непосредственной близости друг к другу) — увеличивают устойчивость СС-схем к одиночным кратковременным ЛС до 98,6%.

Литература

1. Holmes-Siedle A., Adams L. Handbook of radiation effects. — 2nd ed. — Oxford University Press, 2002. 640 p.
2. Kishinevsky M., Kondratyev A., Taubin A., Varshavsky V. Concurrent hardware: The theory and practice of self-timed design. — J. Wiley & Sons, 1994. 368 p.
3. Степченков Ю. А., Дьяченко Ю. Г., Рождественский Ю. В. и др. Устойчивость самосинхронных комбинационных схем к кратковременным логическим сбоям // Системы и средства информатики, 2020. Т. 30. № 2. С. 4–10.

Поступила в редакцию 25.03.20

SELF-TIMED PIPELINE IMMUNITY TO SOFT ERRORS IN ITS COMBINATIONAL PART

*Yu. A. Stepchenkov, Yu. G. Diachenko, Yu. V. Rogdestvenski, N. V. Morozov,
D. Yu. Stepchenkov, and D. Yu. Diachenko*

Federal Research Center “Computer Science and Control” of the Russian Academy of Sciences, 44-2 Vavilov Str., Moscow 119333, Russian Federation

Abstract: The paper estimates the data corruption probability in self-timed circuits manufactured by a standard 65-nanometer and below CMOS process because of short-term soft errors that occurred in the pipeline combinational part. Soft errors appear as a result of the external causes and internal noise sources. The paper analyzes events able to lead to data corruption in the pipeline due to soft errors. In the worst case, self-timed pipeline is naturally immune to 84.4% soft errors in its combinational part due to self-timed circuit features.

Proposed layout synthesis techniques increase soft error tolerance of the pipeline up to 85.6%. Indication of the state of the paraphase signal, inversed to its spacer, as spacer provides self-timed pipeline immunity to 98.6% of single soft errors at the expanse of pipeline hardware complexity by less than 1%.

Keywords: self-timed circuit; soft error tolerance; pipeline

DOI: 10.14357/08696527200305

Acknowledgments

The research was carried out with the support of the Ministry of Science and Higher Education of the Russian Federation (project No. 075-15-2020-799).

References

1. Holmes-Siedle, A., and L. Adams. 2002. *Handbook of radiation effects*. 2nd ed. Oxford University Press. 640 p.
2. Kishinevsky, M., A. Kondratyev, A. Taubin, and V. Varshavsky. 1994. *Concurrent hardware: The theory and practice of self-timed design*. J. Wiley & Sons. 368 p.
3. Stepchenkov, Yu. A., Yu. G. Diachenko, Yu. V. Rozhdestvenski, et al. 2020. Ustoychivost' samosinkhronnykh kombinatsionnykh skhem k kratkovremennym logicheskim sbojam [Self-timed combinational circuit tolerance to short-term soft errors]. *Sistemy i Sredstva Informatiki — Systems and Means of Informatics* 30(2):4–10.

Received March 25, 2020

Contributors

Stepchenkov Yuri A. (b. 1951) — Candidate of Science (PhD) in technology, leading scientist, Federal Research Center “Computer Science and Control” of the Russian Academy of Sciences, 44-2 Vavilov Str., Moscow 119133, Russian Federation; YStepchenkov@ipiran.ru

Diachenko Yuri G. (b. 1958) — Candidate of Science (PhD) in technology, senior scientist, Federal Research Center “Computer Science and Control” of the Russian Academy of Sciences, 44-2 Vavilov Str., Moscow 119133, Russian Federation; diaura@mail.ru

Rogdestvenski Yuri V. (b. 1952) — Candidate of Science (PhD) in technology, leading scientist, Federal Research Center “Computer Science and Control” of the Russian Academy of Sciences, 44-2 Vavilov Str., Moscow 119333, Russian Federation, Moscow 119333, Russian Federation; YRogdest@ipiran.ru

Morozov Nikolai V. (b. 1956) — senior scientist, Federal Research Center “Computer Science and Control” of the Russian Academy of Sciences, 44-2 Vavilov Str., Moscow 119133, Russian Federation; NMorozov@ipiran.ru

Stepchenkov Dmitri Yu. (b. 1973) — senior scientist, Federal Research Center “Computer Science and Control” of the Russian Academy of Sciences, 44-2 Vavilov Str., Moscow 119133, Russian Federation; stepchenkov@mail.ru

Diachenko Denis Y. (b. 1987) — research-engineer, Federal Research Center “Computer Science and Control” of the Russian Academy of Sciences, 44-2 Vavilov Str., Moscow 119133, Russian Federation; diaden87@gmail.com

СТАТИЧЕСКИЙ СПОСОБ СТЕГАНОГРАФИЧЕСКОГО ВСТРАИВАНИЯ ИНФОРМАЦИИ НА ОСНОВЕ LSB

И. А. Кривошеев¹, М. А. Линник²

Аннотация: Предлагается новый подход к сокрытию информации на основе метода LSB (least significant bit). Предложен статический способ встраивания информации в цветное изображение, основанный на матричном представлении отдельных блоков и оценке модуля их детерминанта. Численным моделированием была оценена возможность предложенного способа противостоять различным методам стегоанализа. Показано его преимущество как в степени защищенности, так и в объеме встраиваемой информации. Данный алгоритм может быть использован для встраивания информации в изображения форматов без сжатия информации.

Ключевые слова: стеганография; стегоконтейнер; стегоанализ; детерминант; LSB; RS-стегоанализ; анализ с использованием критерия хи-квадрат; анализ битовых слоев

DOI: 10.14357/08696527200306

1 Введение

Стеганографическое встраивание [1] стало перспективной областью информационной безопасности и может использоваться для решения многих задач, например защиты авторского права, путем встраивания цифровой подписи, незаметной человеческому глазу. Помимо этого стеганографию можно использовать для передачи информации.

Одна из главных проблем стеганографии — поиск наиболее универсального и при этом эффективного метода стеганографического встраивания, которое будет защищено от атак [2].

Максимальный объем данных, который можно встроить в объект (стегоконтейнер) при условии, что его изменения не будут критическими, называется пропускной способностью в контексте стеганографии.

В настоящее время совершенно очевидно, что компьютерная стеганография стала одним из самых мощных инструментов скрытого встраивания защищаемых данных, которые могут храниться и передаваться в открытом незащищенном

¹ Институт горного дела Дальневосточного отделения Российской академии наук; Хабаровский Федеральный исследовательский центр Дальневосточного отделения Российской академии наук, igork@as.khb.ru

² Вычислительный центр Дальневосточного отделения Российской академии наук, linnik.max1995@mail.ru