

В качестве методов оптимизации были использованы неградиентные методы, а именно алгоритмы Хука — Дживса и Нелдера — Мида. В качестве исходной точки были выбраны ранее действующие режимы ионной имплантации. Исследования показали, что алгоритм Нелдера — Мида является более эффективным для решения подобных задач, поскольку он позволил за меньшее время счета добиться значительного увеличения целевой функции (увеличение целевой функции оказалось в ~12 раз больше, чем при использовании алгоритма Хука — Дживса).

Экспериментальное исследование радиационной стойкости по накопленной дозе на партиях СБИС, изготовленных на фабрике НИИСИ РАН по рассчитанным оптимальным режимам ретроградного значения легирования кармана, показало увеличение стойкости СБИС по накопленной дозе до уровня 1,0 МРад и выше. При этом изменение электрофизических параметров «основного» транзистора относительно первоначальных значений не превысило 2%.

Технология проектирования цифровых специализированных СБИС БМК-ПЛИС-БМ Digital ASICs design technology gate array—FPGA—gate arra

Денисов А.Н., к.т.н.,
главный конструктор ИМС, НПК «Технологический центр»

Denisov A.N.,
Ph.D. in Engineering Science, Chief Structural Engineer
of IC section, SMC “Technological Centre”

Коняхин В.В.,
начальник отдела ОИМ, НПК «Технологический центр»

Konyakhin V.V.,
Chief of IC department, SMC «Technological Centre»

Тикашкин В.В.,
начальник лаборатории, НПК «Технологический центр»

Tikashkin V.V.,
Laboratory Chief, SMC «Technological Centre»

Россия, 124498, г. Москва, г. Зеленоград, проезд 4806, д. 5,
тел. +7 (499) 720 89 92, +7 (499) 720 87 93,
den@tcen.ru, www.asic.ru

Статья посвящена технологии проектирования полузаказных микросхем с применением прототипов на ПЛИС.

This paper describes the semicustom ASICs design technology using prototypes on FPGA.

УДК 621.3.049.77

При разработке аппаратуры специального назначения используются технологии проектирования с применением полузаказных БИС на БМК [1] и различные технологии проектирования на ПЛИС с последующим переводом проекта на БМК. Анализ этих технологий показывает, что они, наряду с явными преимуществами, имеют и слабые стороны.

Так, технология БМК базируется на отработанных методах, средствах и маршрутах проектирования, ориентирована на получение годных микросхем при первом изготовлении, качество проектирования обеспечивается средствами САПР, которые учитывают специфику и технологические особенности конкретных серий БМК [2]. Основным недостатком технологии БМК является невозможность исследования проектов микросхем в аппаратуре до их изготовления. Технология ПЛИС—БМК, напротив, имеет возможность отработки проекта микросхемы средствами ПЛИС в составе аппаратуры, но не может использовать достижений технологии БМК, т.к. первоначально разработка выполняется на ПЛИС [3].

Достоинства рассмотренных технологий объединяет в себе технология разработки аппаратуры БМК-ПЛИС-БМК, которая позволяет в короткие сроки выполнить разработку и отладку макетного образца, при переходе к опытному образцу обеспечивает быструю и гарантированную реализацию изделия на отечественной элементной базе [2]. Весь цикл разработки выполняется в базе той элементной базы, которая будет применена в опытном образце, при этом имеется возможность отладки проекта БИС средствами ПЛИС.

Можно выделить четыре основных принципа, которые лежат в основе технологии БМК–ПЛИС–БМК:

1. Ориентация на отечественную элементную базу, разрешенную к применению в аппаратуре специального назначения. Разработка технических требований к изделию выполняется с учетом возможностей освоенных в производстве серий БМК, исходя из них разрабатывается архитектура изделия, проектируются печатные платы под конструкцию БИС на БМК. Благодаря этому весь цикл разработки изделия выполняется в базе элементной базы, на которой планируется реализация опытного образца, что обеспечивает эволюционную отладку изделия начиная со стадии эскизного проекта.
2. Получение годных образцов микросхем с первой попытки. Это достигается за счет:
 - а) применения методов бездефектного проектирования на стадии создания электрической схемы;
 - б) разработки функциональных и контрольно-диагностических тестов проверки проекта микросхемы, обеспечивающих не только проверку правильности функционирования и тестируемости, но и полный параметрический контроль микросхемы;
 - в) разработки топологии с учетом особенностей проекта микросхемы и списка скоростных цепей;
 - г) аттестации проекта микросхемы в условиях воздействия факторов окружающей среды и разброса технологии.
3. Применение оригинальной библиотеки функциональных ячеек, учитывающей специфику БМК и ориентированную на методы бездефектного проектирования.
4. Прототипирование микросхем, позволяющее провести исследования и испытания микросхемы средствами имитатора микросхем до их изготовления в составе реальной аппаратуры.

Технология БМК–ПЛИС–БМК объединяет в себе преимущества технологий БМК и ПЛИС–БМК и использует преимущества этих технологий в методах проектирования и средствах макетирования изделий [3].




Рис. 1. Этапы создания полужаказной микросхемы

Рис. 1 иллюстрирует этапы создания полужаказной микросхемы. Разработка электрической схемы выполняется в базе БМК средствами САПР «Ковчег». На этапе прототипирования логического проекта осуществляется его автоматический перевод в базис ПЛИС с последующей обработкой на имитаторе в составе аппаратуры. Имитатор БМК представляет собой устройство, включающее в себя ПЛИС и схему обслуживания. При этом присоединительные размеры и расположение внешних выводов соответствуют корпусу проектируемой микросхемы (рис. 2). Процесс отладки проекта микросхемы на имитаторе БМК выполняется на всех стадиях разработки аппаратуры в макетном, экспериментальном образцах изделия. Благодаря этому завершающие операции по разработке микросхемы: синтез топологии, аттестация проекта и подготовка информации для производства, выполняются уже для проекта микросхемы, требуемое функционирование которого проверено заказчиком в составе изделия. В результате часто переход от экспериментального к опытному образцу заключается в замене имитатора на изготовленную БИС [4].

Базовый алгоритм проектирования полужаказных микросхем с применением имитаторов БМК, реализованный в САПР «Ковчег»,




Рис. 2. Внешний вид имитаторов микросхем

представлен на рис. 3. На блок-схеме алгоритма цветом отмечены этапы проектирования, отличающие его от традиционного маршрута разработки.

После этапов разработки и верификации логического проекта в базисе БМК выполняется аттестация проекта без учета топологии. Это позволяет уже на начальном этапе разработки выявить скрытые дефекты логической схемы и устранить их. Затем проводится размещение внешних выводов микросхемы в соответствии с требованиями технического задания, что позволяет перейти к этапу прототипирования. Для этого осуществляется автоматическое преобразование логической схемы в базис ячеек ПЛИС, далее выполняется верификация полученной схемы на соответствие логическому проекту в базисе ПЛИС. При соответствии функционирования требованиям технического задания выполняется автоматическая конвертация проекта в формат САПР ПЛИС. Из полученного описания средствами САПР ПЛИС формируется файл специализации ПЛИС, который записывается в ПЗУ имитатора. Далее для устранения возможных ошибок на данной стадии разработки имитатор с проектом БИС проверяется на контрольно-измерительном оборудовании. При этом используются тестовые воздействия и эталонные выходные реакции проекта микро-




Рис. 3. Базовый алгоритм проектирования полузаказных микросхем с применением имитаторов БМК

схемы в базисе БМК. Это гарантирует функциональное совпадение имитатора и проекта микросхемы.

Имитатор передается заказчику, который выполняет его монтаж в аппаратуру для исследования и отладки. Все несоответствия техническому заданию и другие ошибки функционирования, выявленные в процессе исследования аппаратуры, исправляются в проекте микросхемы, и процесс прототипирования повторяется до полного устране-

ния всех несоответствий. По завершении отладки разрабатывается топология микросхемы, выполняется финишная аттестация проекта, формируется информация для изготовления БИС и передается в производство.

Заключение

В работе представлены новая технология проектирования полузаказных микросхем с применением имитаторов БИС и алгоритм разработки микросхемы.

Литература

1. Денисов А.Н. Средства оперативной разработки полузаказных БИС / А.Н. Денисов, В.В. Коныхин, С.В. Гаврилов // Труды 8-й Международной конференции «Актуальные проблемы твердотельной электроники и микроэлектроники, ПЭМ-2002». — Таганрог, 2002. — С. 56.
2. Денисов А.Н. Разработка аппаратуры специального назначения по технологии БМК-ПЛИС-БМК: тезисы докладов / А.Н. Денисов, В.В. Коныхин // IV научно-практическая конференция «Проблемы обеспечения изделий авиационной и ракетно-космической отрасли высококачественной элементной базой», Сочи, 2003, 29 сентября — 3 октября; Тезисы докладов. — Москва: МНТО РЭС им. А.С. Попова, 2003. — С. 18.
3. Денисов А.Н. Обеспечение качества РЭА на этапе проектирования специализированной ЭКБ / А.Н. Денисов, Н.А. Шелепин // Петербургский журнал электроники. — 2004. — № 3—4. — С. 169.
4. Басаев А.С. Методология проектирования радиационно-стойких микросхем на основе БМК для космических аппаратов / А.С. Басаев, А.Н. Денисов, В.В. Коныхин, П.П. Мальцев // Материалы III Всероссийской научно-технической конференции «Проблемы разработки перспективных микро- и нанoeлектронных систем — 2008» (МЭС-2008). — Истра, 2008, 12—16 октября. — 8 с.

Ключевые слова: технология проектирования, средства проектирования, базовый матричный кристалл, имитатор микросхемы.

Index Terms: design technology, design tools, gate array IC, microcircuit prototype.

САПР специализированных СБИС «Ковчег» Kovcheg CAD for ASIC design

Коныхин В.В.,
начальник отдела ОИМ, НПК «Технологический центр»
Konyakhin V.V.,
Chief of IC department, SMC «Technological Centre»

Гаврилов С.В.,
начальник лаборатории, НПК «Технологический центр»
Gavrilov S.V.,
Laboratory Chief, SMC «Technological Centre»

Алешина В.И.,
ведущий инженер-программист, НПК «Технологический центр»
Aleshina V.I.,
lead programmer-engineer, SMC «Technological Centre»

Макарецова М.М.,
младший научный сотрудник, НПК «Технологический центр»
Makartseva M.M.,
junior research scientist, SMC «Technological Centre»

Россия, 124498, г. Москва, г. Зеленоград, проезд 4806, д. 5,
тел. +7 (499) 720 89 92, +7 (499) 720 87 93,
den@tcen.ru, www.asic.ru

Статья посвящена системе автоматизированного проектирования «Ковчег», охватывающей полный маршрут проектирования БИС для БМК.

This paper describes the CAD system «Kovcheg» which allows to go through the full ASIC design flow.

УДК 621.3.038

Для разработки специализированных микросхем на основе серий БМК 5503, 5507, 5521, 5528 и 5529, разработанных в НПК «Технологический центр», используются лицензионно чистые средства проекти-